综观三大主流嵌入式处理器架构

cpubbs

原贴地址：http://www.lemote.com/bbs/viewthread.php?tid=1331&extra=page%3D6

■主流RISC嵌入式处理器介绍


　在嵌入式市场内，对于特定处理器的发展大多是采纯芯片设计公司设计出架构，然后再将IP（intellectual property）授权给半导体厂商自行搭配制造出自有的处理芯片，由于在单一芯片中，可以只采用单一家的IP，也可以结合不同的IP制造出包含多种特性与功能的芯片，端视该款芯片将针对的市场类别而定。在这样的技术与市场考量下，我们就可以看到单一处理器芯片架构中，可以包含RISC处理器核心、DSP以及绘图核心、存储器控制器、I/O等等不同的部分，虽然这样的设计会增加芯片本身的成本，但是对于系统开发商来说，只要采购一套芯片，便可包含所有必须的功能，有助于减少系统的PCB面积，以及增加系统的集成度。

　当然，集成度与灵活性是相对的，整合在单一芯片中的多功能架构，虽然完整，但是缺乏弹性，开发商用单一套芯片所研发出的不同系统可能就会有体系上大同小异的问题，而无法以功能明显区别出产品的等级以及市场目标。这也是大部分厂商都还维持单一芯片单一功能产品的架构，而以制程技术来缩小芯片体积，来达到减少PCB面积与机器体积的目标。在这样的架构之下，开发者可以搭配不同半导体厂商的不同功能芯片来开发产品，因此可以很灵活的透过搭配不同功能等级的芯片来达到产品市场目标的区分。不过不同架构芯片的搭配，芯片厂商所提供的软件方案也各自不同，，在系统开发上，花在整合不同功能芯片架构的时间，会比单一芯片多功能架构来得长，因为此类多功能芯片通常原厂都会提供相当完整的软件套件可供参考使用。

　也因此，接下来与其说是要介绍RISC嵌入式处理器，不如说是介绍嵌入式处理器的技术与架构，因为嵌入式处理器的技术大多是以IP的形式存在，再透过不同的半导体公司自行演绎整合，或多或少会跟原先的技术有所差异，因此我们就纯粹从架构设计的角度来看这些嵌入式处理器的技术。

　■ARC架构



　与其它RISC处理器技术相较起来，ARC的可调整式架构，为其在变化多端的芯片应用领域中争得一席之地。其可调整式架构主要着眼于不同的应用需要有不同的菜单现，固定式的芯片架构或许可以面面俱到，但是在将其设计进入产品之后，某些部分的功能可能完全没有使用到的机会，即使没有使用，开发商仍需支付这些〝多余〞部分的成本，形成了浪费。

　由于制程技术的进步，芯片体积的微缩化，让半导体厂商可以利用相同尺寸的晶圆切割出更多芯片，透过标准化，则是有助于降低芯片设计流程，单一通用IP所设计出来的处理器即可应用于各种用途，不需要另闢产能来生产特定型号或功能的产品，大量生产也有助于降低单一芯片的成本，而这也是目前嵌入式处理器的共通现象。

　不过在ARC的设计概念中，则是追求单一芯片成本的最小化，让芯片适才适所，虽然在设计阶段必须依靠特定EDA软件才能降低初始设计难度，但基本上并不是不能解决的问题。另一个问题则是在功能的取舍上，要针对特定应用产品设计芯片，其实有个难处，那就是有时候几家厂商所需求的芯片功能差异性不大，为了芯片内部小小几个地方的不同就另开生产线来生产芯片，除非数量够大，不然成本未必会低。

　在ARC推出针对可调整式处理器设计软件之后，芯片初始设计上的问题得以降低，，而目前采用的厂商大多都有非常巨大的特定芯片需求数量，也因此在种种优势的加总之下，对于ARC架构处理器的推广上也更为顺利。截至目前为止，ARC处理器在市场上的占有率已经达到第二名，仅次于ARM。

　ARC的产品线相当齐全，在针对通用处理方面，便有两大家族，ARC 600系列是针对高性能价格比市场，而ARC 700系列则是针对高效能的弹性应用设计市场。在700系列中，整合了7阶的管线设计，时脉得以达到533MHz以上，而在指令解码架构上，内建有out-of-order completion、non-blocking access、hit-under-miss等先进设计，有助于提高指令处理效率，而ARCompact指令架构与ARM的Thumb指令类似，有助于减少应用程序所占的存储器空间，基本上，ARCompact可减少达4成的存储器占用空间，对于嵌入式产品中有限的存储器容量而言，帮助相当大。

　此外，700系列也整合了104中包含SIMD延伸的矢量指令集，在音效、视讯以及图象的处理加速方面，有著极为显著的效果。由于其可调整式设计，设计人员也可以加入自订的指令集或第三方IP，进而扩大其应用范围及效能与功能上的竞争力。

　除了通用型RISC处理器以外，ARC也有一系列的DSP、音效解码以及嵌入式X86产品及解决方案，DSP采用的是混合式架构，结合了DSP电路以及ARC通用处理器核心。至于在音效解码芯片方面，则是力求逻辑闸的最小化，透过核心的高密度设计，许多操作码都可以维持在1-byte以下，此核心在FPGA中，可以达到40MHz的操作速度，而在标准的0.18微米CMOS制程中，可达到160MHz的时脉表现。

　■ARM架构



　多年以来，ARM架构一直是叱吒风云的处理器技术，在市场上的占有率也一直居高不下，可以说从地面上的电子表控制芯片、MP3播放装置的处理器，到登上火星的机器人中，都可以看到ARM的影子。

　ARM架构主要是以指令集来区分，从开发的先后顺序来看，ARM指令集目前已经发展到第七代，因此我们就从指令集的角度，来看ARM系列架构：

　V1V3体系－这三代可以说是确立ARM江山最大的功臣，V1架构是最原始的ARM指令集，仅具备有基本的资料处理指令，不包含乘法指令。而在V2版中，则是加入了乘法以及乘加指令，并且加入了辅助处理器的操作指令，增加了快速中断模式，以及对暂存存储器的管理规则。到V3架构中，则是将存储器的定址空间大幅增加到32位元，也就是可以定址到4GB的存储器容量，而增加了CPSR以及SPSR暂存器，可以保存程序状态，并且加入了MRS/MSR两个指令，借以存取这两个暂存器。

　V4体系－这一代是ARM最被广泛应用的指令集体系，除了对V3版本做进一步的扩充以外，还加入了16位元Thumb指令集，加强不少应用上的灵活性，此代指令集体系被应用于ARM7、ARM9及StrongARM中。

　V5体系－基本上，此代指令集也是前代指令集的再度扩充，除了加入BLX、BRK以及CLZ指令以外，在V5TE版中增加了讯号处理指令，并且针对辅助处理器加入更多可选择的指令。应用此代指令集的架构的处理器有ARM7EJ-S、ARM9EJ-S、ARM10以及Xscale。

　V6体系－在2001年所发布的V6体系，除了完全兼容于前几代的指令集以外，还加入了SIMD处理技术，加强多媒体串流的处理能力；除此之外，改进存储器管理架构（VMSA），也有效的提升了30％的系统效能，除此之外，加入混合端与非对齐资料支持，让小端的RTOS也能支持大端资料的传输，并且针对中断回应时间做了改进，在最坏的情况之下也可以达到11个周期的表现。V6架构也支持了多处理器架构的组建，能进一步提升效能表现。应用V6指令集体系的处理器为ARM11系列。

　V7体系－在2005年初所发表的V7体系，提供了三种不同的配置方式，首先就是针对高性能运算的ARMv7A，主要是针对手机、PDA、智能型手机、便携式游乐器等产品的应用，与V6架构相较起来，主要是增加了针对视讯编解码以及3D绘图的SIMD指令集，这些SIMD指令集被命名为NEON，具有可执行64-bit或128-bit资料运算的混合型SIMD运算能力，可以将其与VFP（Vector floating point）辅助处理器共享的暂存器依照64-bit X32或128-bit×16的形式来处理。此外VFP的版本也由V2提升到了V3版本。

　第二种配置则是针对减少输出入延迟，并提高指令预测精度等重视即时处理的ARMv7R，主要是针对打印机、网络终端、汽车电子等领域的应用发展。

　第三种配置则是针对低成本微控制器应用的ARMv7M，为了降低制造成本，将指令集精简许多，比如说精简掉了SIMD处理能力，去除NEON指令集以及矢量浮点处理单元，因此逻辑闸数可大幅减少，有效降低芯片设计制造的成本。也因为这个原因，与旧版V6版指令集相较起来，反而显得精简许多。不过在Thumb2指令集的加持之下，依然有著相当突出的效能表现。

　基于ARMv7架构的ARM处理器，已经不再沿用过去的数字命名方式，而是冠上Cortex的代号，基于V7A的称为Cortex-A系列，基于V7R的则是Cortex-R系列，基于V7M的则是Cortex-M3。

　

cpubbs

■MIPS架构

　MIPS也是一家具有悠久历史的处理器研发商，同样的，MIPS架构处理器也出现在许多日常生活中可见到的产品中，在游乐器方面，过去的任天堂64、SONY Playstation 1、Playstation 2，以及新近的PSP等产品等是采用MIPS架构，而在一般手持式Windows CE产品中，也有采用MIPS架构，在网通产品方面，MIPS处理器也被广泛的应用在CISCO的路由器中。

　以MIPS的架构来说，其发展的历史比起ARM要来得悠久，设计上也有不少过人之处，比如说从32位元处理到64位元运算的架构延展性，让MIPS处理器可适用于于各种用途。

　目前MIPS架构处理器在市场上较新的几款处理器，有MIPS32 24K、24KE以及前不久才推出的34K等系列产品。

MIPS32 24K




　24k核心采用0.13微米制程技术，运作时脉可达550MHz，硬件支持标准IEEE 754浮点运算，单一组32×32 MDU，以及具备TLB或者是固定式对应功能的可调整式MMU，而在24k PRO部分，内含了MIPS CorExtend功能，芯片设计业者可以加入自行定义的特殊指令，而且还能维持与MIPS32架构间的兼容性。

　MIPS32 24KE

　而在24KE架构方面，基本上这是一款基于原先24k架构之下的加强版处理器，在单一处理核心中，就汇整了RISC处理核心与DSP加速功能，虽然与德州仪器某几款处理器架构类似，不过24KE是原生的设计，而不是不同公司间不同IP的整合版本，因此在集成度以及资料流的协调性上，会有更加出色的表现。

　在24KE中整合的是称为MIPS DSP ASE的特定应用架构延伸技术，不过另外附加DSP电路，因此在成本与开发时程的控制上，会有更出色的表现，而相较起不含DSP ASE的24K处理器，在数码讯号的处理上，也能达到将近3倍的速度表现。

　DSP ASE在加速的应用上，包含了IDCT转换（视讯压缩）、IMDCT（MP3解码）加速，以及一般工业应用中的滤波器等等。而由于24KE系列核心是完全静态的可合成核心，因此也可轻易的混用多家厂商的实体IP，可视不同用途，整合高速存储器以及标准元件之后，达到高时脉以及高性能表现，也能透过整合高密度标准元件以及存储器，达成对功耗以及芯片面积的最佳化。

　MIPS32 34K

　

▲MIPS32 34K的可分割式VPE设计。（图片来源：MIPS）



　而在不久前推出的MIPS32 34K核心中，则是加入了针对多执行绪处理的关键技术，利用90奈米制程，可达500MHz以上的操作时脉，该核心也延续了过去的24K核心，除了可设定高达5个执行绪内容以外，并具有9阶管线设计以及DSP ASE功能，并且确保了即时性任务的QoS特性。

　而引进多执行绪架构的目的，除了要面对目前越区复杂的运算环境以外，也是为了避免处理器运算资源的浪费，在大多数时间下，处理器可能会为了等待资料的存取，而陷于空转的情况，如果利用多执行绪概念，让管线之中随时有指令执行，避免空闲管线的产生。

　而在针对特定应用的情况下，多执行绪也能让同时执行的程序执行的更平顺。虽然多执行绪必须要操作系统与应用程序皆有针对多执行绪硬件最佳化才更能看出效益，但是在SoC的应用中，与传统多核心处理器架构相较之下，在不增加芯片成本的前提下，多执行绪所达到的加速效果，会比硬件双核或多核架构来得更有效益。

　此外，加入了硬件虚拟机器模式，透过两个VPE，可以在单一34K核心中同时执行两个操作系统，或是虚拟成SMP架构，并在其上执行多硬的操作系统。

　■采用何种架构　必须由市场面来决定

　而在针对嵌入式应用方面，还有SuperH、PowerPC等架构的RISC核心处理器，分别在不同的领育有著相当突出的表现，就拿PowerPC来说说，其应用在XBOX360中的三核心XENOS处理器，不仅具有超高的时脉表现，在效能方面更是达到前所未有的地步，以嵌入式应用来说，应该算是目前市面上最强的处理器了，当然，其功耗、温度也同样相当惊人就是了。

　以应用环境来看，更高的效能，以及更佳的省电能力，是未来嵌入式处理器所共同追求的目标，虽然效能与功耗基本上是一体两面的东西，但是透过制程与各种省电功能的加入，两者兼顾也不是不可能的事，不过以产品开发的角度来看，不论是追求效能，或是追求省电能力，基本上都还是要符合产品定位以及市场取向，才能避免产品叫好不叫座，或是从根本特性上成为失败的产品